

B题 VLSI布图规划设计

超大规模集成电路(VLSI, Very Large Scale Integration)将大量电路单元集成于单一芯片。随着设计复杂度增加,如今开展VLSI设计已离不开电子设计自动化(EDA, Electronic Design Automation)工具的支持。EDA作为算法密集型产业,需要对数千种情境进行快速设计探索,是国家关键技术领域。其中,布图规划(Floorplanning)是EDA研究的核心问题之一。

布图规划旨在给定的芯片轮廓内确定各功能模块的位置和方向,为后续的布局 and 布线奠定基础。芯片轮廓通常为正方形,其尺寸由所有模块的总面积($total_block_area$)和预设的死区比例($dead_space_ratio$)共同确定,死区比例反映了布线和其他开销所需的额外空间。芯片轮廓的尺寸计算如公式(1)所示,则芯片的左下角坐标和右上角坐标分别为 $(0,0)$ 和 (w_f, h_f) 。

$$w_f = h_f = \sqrt{total_block_area * (1 + dead_space_ratio)} \quad (1)$$

通常情况下,布图规划的目标是功能模块间的总连线长度最小,同时满足模块之间不重叠、不超出芯片轮廓等约束条件。每个模块都为矩形,允许进行90度旋转以获得更好的布局效果。模块间的连接关系通过连线网络描述,每个网络连接若干个模块的引脚,网络的连线长度采用半周长线长(Half Perimeter Wirelength, HPWL) [1]进行估算,即连接所有引脚的最小包围矩形的周长的一半。为简化问题,假设所有模块的引脚均位于模块的几何中心位置。图(1)描述了VLSI布图规划设计中的相关概念,附件给出了模块和连线网络(包含.blocks, .nets, .pl三个文件)的具体信息。




图 1. VLSI 布图规划设计相关概念

请建立数学模型解决以下问题：

问题 1 假设芯片轮廓不固定，模块之间也没有连接关系。请问如何摆放模块，使得芯片轮廓面积最小；在轮廓的面积相同的情况下，其长宽比越接近 1 则结果越好。图 2 示意了 3 个模块及其对应的 2 种布图规划结果。请根据所建立的模型和.blocks 文件信息，对附件中的三组芯片（n100、n200、n300）分别完成模块摆放(即确定.blocks 文件中类型为 block 的模块位置,每组芯片独立布图)，分别给出三组芯片轮廓的面积、长宽比、模块摆放的可视化结果。




图 2. 问题 1 相关指标计算示意图。模块允许旋转，不允许重叠

问题 2 实际场景中，芯片轮廓通常为正方形，其尺寸由公式(1)确定，模块之间也会有连接关系。请问如何摆放模块，使得模块之间总 HPWL 最小，同时满足模块之间不重叠、不超出芯片轮廓的约束条件。假设死区比例为 0.15，请根据所建立的模型和附件信息，对附件中的三组芯片完成模块摆放，分别给出三组芯片的总连线长度、模块摆放的可视化结果。

问题 3 在问题 2 的基础上，为满足模块之间不重叠、不超出芯片轮廓的约束条件，死区比例最小可以是多少（见公式 1，随着死区比例减小，芯片轮廓尺寸逐渐减小，布图越难以满足约束条件。即求解使得存在一个可行布局方案的最小死区比例）？请分别给出附件中三组芯片的死区比例最小值，并基于问题 2 所建立的模型和死区比例最小值，更新问题 2 的总 HPWL 以及模块摆放的可视化结果。

问题 4 假设模块不再全是规则的矩形，而可能是 L 型和 T 型，且所有模块均可以进行 90° 、 180° 和 270° 旋转。请讨论问题 1 所建立的模型如何修正？求解算法可在问题 1 算法基础上适当修改，不要求重新设计新的优化算法。为验证修正后的模型的有效性，现给出如图 3 所示的 4 个待摆放模块，请基于您修正后的模型，求解如何摆放这 4 个模块使得包围他们的芯片轮廓面积最小，给出最优摆放的示意图及此时的最小面积。




图 3. 四个模块的尺寸信息，分别有 1 个 T 型、1 个 L 型、2 个矩形模块

参考文献

[1] 半周长线长 HPWL.

https://www.bohrium.com/sciencepedia/feynman/keyword/half_perimeter_wirelength

[2] Modern Floorplanning Based on B*-Tree and Fast Simulated Annealing.

<https://cc.ee.ntu.edu.tw/~ywchang/Papers/tcad06->

mfloorplanning.pdf

[3]黄志鹏, 李兴权, 朱文兴. "超大规模集成电路布局的优化模型与算法." 运筹学学报 25, no. 3 (2021): 15-36.

附件说明

附件包含 3 组芯片设计文件, 分别为 n100, n200, n300。每组芯片设计包含文件如下:

.blocks 文件

该文件描述了功能模块的基本信息。功能模块分为两类: 1) HardBlock, 需要确定其摆放位置和方向; 2) Terminal, 位置和方向都已固定的模块。功能模块的名称、类型、尺寸均在该文件中给出。Terminal 尺寸对解题并无帮助, 因此略去其尺寸信息。Terminal 仅作为固定引脚参与 HPWL 计算, 不参与面积约束和重叠约束。文件格式示例如下:

```
NumHardBlocks: 5
// 待确定位置和方向的 blocks 总个数
NumTerminals: 32
// 固定位置的 terminals 的总个数
b0 block 4 (0,0) (0,82) (199,82) (199,0)
// 模块名称 类型 边角个数 节点 1 坐标 节点 2 坐标 节点 3 坐标 节点 4 坐标
...
p1 terminal
// 模块名称 类型
...
```

.nets 文件

该文件描述了连线网络 (亦可简称为“线网”) 的基本信息。在优化线网的 HPWL 指标时, 仅需要关注线网的所有引脚坐标组成的外接矩形的半周长, 而不用考虑引脚内部具体如何连线。文件格式示例如下:

```
NumNets: 10
// 线网的总个数
NumPins: 20
// 引脚的总个数
// NetDegree: 2
// 每个线网有多少个引脚
```

```
p1  
b0  
// 节点名称  
...
```

.pl 文件

该文件描述了 Terminal 的基本信息，包括名称、X 坐标和 Y 坐标。文件格式示例如下：

```
p1 0 0  
// 模块名称 X 坐标 Y 坐标  
...
```